

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2003 年3 月20 日 (20.03.2003)

PCT

(10) 国際公開番号 WO 03/023865 A1

(51) 国際特許分類?:

H01L 29/786, 21/336, 21/76

(21) 国際出願番号:

PC1/JP02/09043

(22) 国際出願日:

2002 年9 月5 日 (05.09.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2001-272982 2001年9月10日(10.09.2001)

- (71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒108-8001 東京都港区 芝五丁目7番1号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 斎藤 幸重 (SAITO, Yukishige) [JP/JP]; 〒108-8001 東京都港区芝 五丁目7番1号 日本電気株式会社内 Tokyo (JP). 黄 例 昭 (KOH, Risho) [CN/JP]; 〒108-8001 東京都港区芝五 丁目7番1号 日本電気株式会社内 Tokyo (JP). 李 ジョ ンウー (RI, Jyonu) [KR/JP]; 〒108-8001 東京都港区芝 五丁目7番1号 日本電気株式会社内 Tokyo (JP). 武村 久 (TAKEMURA, Hisashi) [JP/JP]; 〒108-8001 東京都 港区 芝五丁目7番1号 日本電気株式会社内 Tokyo (JP).


- (74) 代理人: 工藤 実, 外(KUDOH, Minoru et al.); 〒140-0013 東京都 品川区 南大井6丁目24番10号 カドヤビ ル6階 Tokyo (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (広域): ARIPO 特許 (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ 特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB. GR. IE, IT, LU, MC, NL, PT, SE, SK, TR), OAPI 特 許(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

- (54) Title: SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
- (54) 発明の名称: 半導体装置およびその製造方法



(57) Abstract: A semiconductor manufacturing method comprising (a) a step for successively forming a gate insulating film (14), a first conductive layer (15), and a first insulating film (16) on a semiconductor layer (13) on an insulating film (12), (b) a step of forming an element isolating groove by selectively removing the semiconductor layer, the gate insulating film, the first conductive layer and the first insulating film (6) a step of forming a second insulating film (17) in the element isolating groove the top face of layer, and the first insulating film, (c) a step of forming a second insulating film (17) in the element isolating groove, the top face of the second insulating film being substantially flush with the top face of the first insulating film (d) a step of removing a second second insulating film and the first insulating film so as to make the top face of the exposed first conductive layer flush with the top face of the second insulating film, and (e) a step of patterning the first conductive layer to form a gate electrode.

/続葉有]



*(**:

(57) 要約:

本発明の半導体装置の製造方法は、(a) 絶縁体膜12上の半導体層13の上に、ゲート絶縁膜14、第1の導電体層15および第1の絶縁膜16を順次形成するステップと、(b) 前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前記第1の絶縁膜を選択的に除去して素子分離溝を形成するステップと、(c) 前記素子分離溝に第2の絶縁膜17を形成するステップと、前記第2の絶縁膜の上面の高さは、前記第1の絶縁膜の上面の高さと実質的に一致しており、(d) 前記第2の絶縁膜の一部及び前記第1の絶縁膜を除去して、露出した前記第1の導電体層の上面の高さと前記第2の絶縁膜の上面の高さとを実質的に一致させるステップと、(e) 前記第1の導電体層をパターニングしてゲート電極を形成するステップとを備えている。

明細書

半導体装置およびその製造方法

5

技術分野

本発明は、半導体装置およびその製造方法に関し、特に半導体基板の上に埋め込み酸化膜を介して形成された単結晶の半導体層を有するSOI(Silicon On Insulator)基板を用いた、半導体装置の構造およびその素子分離の方法に関するものである。

10

15

20

25

背景技術

LSIの超微細化と高密度化の要求は益々激しくなり、サブ100nm時代を迎えている。一方で、低消費電力化、超高速化の要求も高まってきておりこれらの要求を従来のバルク基板を用いて満たすことが困難になりつある。

SOI基板上に形成されたMISFET (Metal Insulator Semiconductor Field Effect Transistor)は、従来のバルク基板上に形成されたMISFETに比べて、ソースドレイン領域の接合容量が小さいこと、基板バイアス効果が小さいこと、サブスレッショルド特性が優れていることなどより、サブ100nm世代のULSI素子として期待される。

而して、SOI-MISFETには、完全空乏化型 (Fully-Depleted SOI-MISFET、以下、FD型SOI-MISFET)と部分空乏化型(Partially-Depleted SOI-MISFET、以下、PD-SOI-MISFET)の二種類の動作モードがある。FD型SOI-MISFETはSOI層の膜厚が最大空乏化幅よりも薄い(ボディ領域が常に空乏化している)MISFETであり、PD-SOIとはSOI層の膜厚が最大空乏化幅よりも厚いMISFETである。特に、FD-SOIは、急峻なサブスレッショルド特性が得られ

るため、低電圧、超高速動作に優れたULSI素子として期待できる。サブ100nm世代のFD型SOI-MISFETは、SOI基板のシリコン層の膜厚は10nm程度以下に薄膜化される。

以下に、従来のSOI-MISFETに製造方法について説明する。

まず、一般のバルク基板上のMISFETに対して用いられるトレンチ分離(Shallow Trench Isolation;以下、STI)をSOI構造に適用する場合について、図1A~図2Bの工程順断面図を参照して説明する(以下、第1の従来例)。シリコン基板51、埋め込み酸化膜52およびシリコン膜53からなるSOI基板を用意し〔図1A〕、膜厚が5nm程度のパッド酸化膜54および120nm程度のストッパー窒化膜55を順次堆積した後に、フォトリソグラフィと反応性イオンエッチング(Reactive Ion Etching;以下、RIE)法により、ストッパー窒化膜55、パッド酸化膜54およびシリコン膜53を島状に加工して、素子分離溝56を形成する〔図1B〕。次に、STI埋め込み絶縁膜57を堆積し、化学機械研磨(Chemical Mechanical Polishing;以下、CMP)法によりSTI埋め込み絶縁膜57の平坦化を行う〔図1C〕。

10

15

20

25

次に、ストッパー窒化膜55を熱リン酸により、パッド酸化膜54をフッ酸(以下、HF)によりそれぞれウェットエッチングにより除去して、シリコン膜53を露出させる[図1D]。このとき、シリコン膜53の下部に埋め込まれている埋め込み酸化膜52がオーバーエッチング59される。その後、ゲート絶縁膜60を形成し、多結晶シリコン膜61を堆積しこれをパターニングしてゲート電極を形成する[図2A]。その後、側壁絶縁膜63、ソースドレイン領域64、シリサイド膜65の形成、層間絶縁膜66の堆積、コンタクトホールの開孔、メタル配線67の形成を行い、MISFETを形成する[図2B]。形成されたMISFETの平面図を図2Cに示す。図1A~図2Bは、図2CのA-A′に沿った断面での工程順断面図である。

図3A~3·Dは、特開2001-24202号公報にて開示された、素

子分離領域の形成方法を示す工程順の断面図である(以下、第2の従来例)。シリコン基板51上に埋め込み酸化膜52、シリコン膜53が積層されたSOI基板のシリコン膜の表面に、ゲート絶縁膜68および第1の多結晶シリコン膜70を順次堆積した後、第1の多結晶シリコン膜70、ゲート絶縁膜68およびシリコン膜53を同一のマスクを用いてパターニングする〔図3A〕。続いて全面にSTI埋め込み絶縁膜69を堆積し、これをCMP法により平坦化する〔図3B〕。

5

10

15

20

25

次に、全面に第2の多結晶シリコン膜71を堆積し、フォトレジストよりなるマスクパターン58を設け〔図3C〕、このマスクパターン58を用いて第2の多結晶シリコン膜71、第1の多結晶シリコン膜70およびゲート絶縁膜68をRIE法によりパターニングする。ここで、第1の多結晶シリコン膜70はゲート電極70aに、第2の多結晶シリコン膜71は隣接するトランジスタのゲート電極どうしを接続するゲート電極ライン71aとなる。その後、イオン注入によりソースドレイン領域64を形成し、図3Dの構造を得る。

SOI-MISFETにおいては、素子領域の端部72が露出すると、リーク電流が発生することが知られているが、この素子分離方法によれば、素子が形成されるシリコン膜53の側面が、STI埋め込み絶縁膜69で覆われるので、素子領域の端部72は露出せず、リーク電流が抑制される(なお、実際には、リーク電流が発生するのは、図3Dに垂直な、紙面手前一奥行き方向断面において、同様に存在する端部であるが、図示の都合のため、図3Dにて図示している。)。

高密度化時代における典型的なシリコン膜の厚さは約10nmであるが、そのような薄いシリコン膜を持つSOI-MISFETに、STIを適用する場合、第1の従来例では次のような問題が生じる。図1Cの形状を形成した後にストッパー窒化膜55を熱リン酸により、さらに、パッド酸化膜54を、HFを用いたウェットエッチング法により除去する。このときに、STI埋め込み絶縁膜57も同時にHFによりエッチングされる。したがって、図1Dに示すように、シリコン膜53の下部にある埋め込み酸

化膜 52 がオーバーエッチング(図 1 D の記号 59) されてしまう。特に、シリコン膜 53 が薄い(例えば、典型的には 10 n m の場合)と、パッド酸化膜 54 をエッチングする際に、シリコン膜 53 側面の 5 T I 埋め込み絶縁膜 57 はエッチングにより簡単に全て失われてしまうので、シリコン膜 53 の端部の下部コーナーにおいてオーバーエッチング 59 が極めて起こりやすくなる。

さらに、シリコン膜53の端部の下部コーナーの埋め込み酸化膜52がオーバーエッチングされた形状で、ゲート絶縁膜60を形成した後、多結晶シリコン膜61を堆積し、次いで、多結晶シリコン膜61のパターニングを行うと、オーバーエッチング部59に残留多結晶シリコン62が残される〔図2A〕。

10

15

20

25

図2 Cの平面図に示すように、残留多結晶シリコン6 2 は、活性領域(島領域)を取り巻くように形成される。その結果、B-B′断面においては、残留多結晶シリコン6 2 と多結晶シリコン膜 6 1 が接続してしまう。このとき、ゲート電極が 2 本以上並列に配列されていると、ゲート電極同士が、残留多結晶シリコン膜 6 2 により短絡されてしまうことになる。このほかにも、残留多結晶シリコン6 2 とソースドレイン領域 6 4 間に形成される静電容量は、ゲート容量に並列に接続された寄生容量となるので、回路の負荷を増大させ、動作速度を低下させる。また、ゲート絶縁膜 6 0 が、ソースドレイン領域 6 4 を形成するためのイオン注入によりダメージを受けて絶縁性が劣化すると、残留多結晶シリコン6 2 を介して、ゲート電極とソースドレイン領域 6 4 間で電気的な短絡が生じてしまう可能性がある。

また、オーバーエッチング59が形成されることにより、素子端が露出すると、素子領域の端部(図3Dの符号72)においてリーク電流が発生しやすくなる。

さらに、第1の従来例では、素子領域の端部が露出することにより、ゲート電極が素子領域の側面をも覆うように形成されるため、ゲート電極からシリコン膜に印加される電界が強化されることになり、微細化によりしきい値が低下する逆狭チャネル効果が顕著になる。

このようなオーバーエッチングを防止するために、HFによるパッド酸化膜54のウェットエッチングを厳密に制御することが考えられる(現実には、非常に困難ではあるが)。しかし、そのときには、図4に示すように段差が生じることになってしまう。なぜならば、パッド酸化膜54の膜厚はSTI埋め込み絶縁膜57の膜厚と比べて非常に薄いからである。また、この段差をなくすためにHFによるウェットエッチングを続けるならば、そのときには、先に述べたようにオーバーエッチングが生じる。

ここで、段差が生じた場合の問題点について図5を参照して説明する。このような段差があると、ゲート絶縁膜60を形成した後に多結晶シリコン膜61を堆積し〔図5A〕、この多結晶シリコン61をRIEにより加工してゲート電極を形成しようとすると、段差部分にエッチングされない残留多結晶シリコン62が発生する〔図5B〕。この残留多結晶シリコン62は、多結晶シリコン膜間どうし、またはゲート電極とソースドレイン領域間の短絡の要因となる。また、このような段差が生じると、リソグラフィエ程においてゲート電極加工用レジストパターンの形状を劣化させることの原因にもなる。

10

15

20

また、第2の従来例では、図3Bに示すように加工するために、CMP法による研磨を行うと、多結晶シリコンに対する研磨速度は、一般に酸化膜に対する研磨速度よりも速いため、第1の多結晶シリコン膜70が、STI埋め込み絶縁膜69よりも深く研磨されることになり、段差が生じてしまう〔図6A〕。さらには、第1の多結晶シリコン膜70を、CMP法における研磨のストッパーとして作用させることが不可能であるために、多結晶シリコンが薄膜化された場合、多結晶シリコンが全て失われてしまう〔図6B〕可能性さえある。

25 なお、特開平11-74538号公報には、次の半導体装置が記載されている。その半導体装置は、絶縁層を有する基板と、上記絶縁層の上に形成され一部がチャネル領域となる第1導電型半導体層と、上記半導体層の上記チャネル領域の上に形成されたゲート絶縁膜と、上記ゲート絶縁膜の上に形成されたゲート電極と、上記半導体層内で上記チャネル領域の両側

の領域にそれぞれ形成された第2導電型ソース・ドレイン領域と、上記ソース領域及びドレイン領域のうち少なくともいずれか一方の領域と上記チャネル領域とに隣接する上記半導体層内の領域に形成され、チャネル領域で発生した正孔・電子対中の正孔の蓄積を阻止する機能を有する正孔消滅用領域とを備えている。

5

10

15

20

25

特開2001-24202号公報には、次のSOI素子が開示されている。そのSOI素子は、ペース基板、埋め込み酸化膜及び半導体層の積層構造からなるSOI基板;活性領域を限定するように、前記フィールド領域の該半導体層部分に前記埋め込み酸化膜と接するように形成された酸化膜;前記活性領域上のみに形成されたゲート酸化膜を持つゲート電極パターン;前記ゲート電極パターンの両側の前記半導体層の活性領域内に形成されたソース及びドレイン領域;及び、一列に配列された活性領域の各々に形成されたゲート電極パターン間を連結するように、前記ゲート電極パターン上及びフィールド領域上に形成されたゲート電極ラインを含むことを特徴とする。

特開平11-67895号公報には、次の半導体素子の隔離構造が開示されている。半導体素子の隔離構造は、アクティブ領域及びフィールド領域を有する半導体基板と、該半導体基板のアクティブ領域内に所定深さで形成された埋立絶縁層と、上記半導体基板のフィールド領域内に上記埋立絶縁層より深い位置に形成された隔離層と、を有することを特徴とする。

発明の開示

本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第1に、素子領域端部を露出させないようにすることであり、第2に、残留多結晶シリコンを発生させないようにすることであり、第3に、ゲート電極材料である多結晶シリコン膜を損傷したり消失させてしまったりすることのないようにすることである。

本発明の半導体装置の製造方法は、(a) 絶縁体膜上の半導体層の上に、 ゲート絶縁膜、第1の導電体層および第1の絶縁膜を順次形成するステッ

プと、(b) 前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前記第1の絶縁膜を選択的に除去して素子分離溝を形成するステップと、

(c) 前記素子分離溝に第2の絶縁膜を形成するステップと、前記第2の絶縁膜の上面の高さは、前記第1の絶縁膜の上面の高さと実質的に一致しており、(d) 前記第2の絶縁膜の一部及び前記第1の絶縁膜を除去して、露出した前記第1の導電体層の上面の高さと前記第2の絶縁膜の上面の高さとを実質的に一致させるステップと、(e) 前記第1の導電体層をパターニングしてゲート電極を形成するステップとを備えている。

本発明の半導体装置の製造方法において、前記(d)は、RIE(Reactive Ion Etching)により行われる。

本発明の半導体装置の製造方法において、前記(d)は、前記第2の絶縁膜の一部の除去をRIEにより行い、前記第1の絶縁膜の除去をウェットエッチングにより行う。

本発明の半導体装置の製造方法において、更に、(f) 前記(d)の後に、前記第1の導電体層の上に第2の導電体層を形成するステップを備え、前記(e)は、前記第1の導電体層及び前記第2の導電体層をパターニングしてゲート電極及び前記ゲート電極から引き出されるゲート引出し配線を形成する。

本発明の半導体装置の製造方法は、(g) 絶縁体膜上の半導体層の上に、 グート絶縁膜、第1の導電体層および第1の絶縁膜を順次形成するステップと、(h) 前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前記第1の絶縁膜を選択的に除去して素子分離溝を形成するステップと、 (i) 前記素子分離溝に第2の絶縁膜を形成するステップと、前記第2の絶縁膜の上面の高さは、前記第1の絶縁膜の上面の高さと実質的に一致しており、(j) 前記第1の絶縁膜を除去して前記第1の導電体層の表面を露出させるステップと、(k) 前記第1の導電体層及び前記第2の絶縁膜の上に第2の導電体層を堆積するステップと、(l) 前記第2の導電体層を平坦化するステップと、(m) 前記第2の導電体層及び前記第1の導電体層をア坦化するステップと、(m) 前記第2の導電体層及び前記第1の導電体層をアリーニングしてゲート電極を形成するステップとを備えている。

本発明の半導体装置の製造方法において、前記(1)は、前記第2の絶縁膜をストッパー膜として用いたCMP(Chemical Mechanical Polishing)法により行う。

本発明の半導体装置の製造方法において、更に、(n) 前記(1)の後に、前記第2の導電体層の上に第3の導電体層を形成するステップを備え、前記(m)は、前記第2の導電体層、前記第1の導電体層及び第3の導電体層をパターニングしてゲート電極及び前記ゲート電極から引き出されるゲート引出し配線を形成する。

5

10

15

20

25

本発明の半導体装置の製造方法において、前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのなす角度が鈍角になるように行われる。

本発明の半導体装置の製造方法において、前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのなす角度、及び前記半導体層の底面と側面とのなす角度のなす角度のそれぞれが鈍角になるように行われる。

本発明の半導体装置の製造方法において、前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのなす角度、及び前記第1の絶縁膜の底面と側面とのなす角度のそれぞれが鈍角になるように行われる。

本発明の半導体装置の製造方法において、前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのなす角度が直角になるように行われる。

本発明の半導体装置の製造方法において、前記(b)又は前記(h)は、前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前記第1の 絶縁膜にRIEを行うことを含む。

本発明の半導体装置の製造方法において、前記(b)又は前記(h)は、 $HBr-Cl_2-O_2-SF_6$ 系ガスを用いたエッチングにより行われる。

本発明の半導体装置の製造方法において、前記(b)又は前記(h)のエッチングは、 O_2 の流量が調整されることにより、前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前記第1の絶縁膜のそれぞれの側面の傾きを制御しながら行われる。

本発明の半導体装置の製造方法において、前記(c)又は前記(i)は、前記第2の絶縁膜をCMP法により平坦化させるステップを含む。

本発明の半導体装置の製造方法において、前記第1の絶縁膜がシリコン 窒化膜であり、前記第2の絶縁膜がシリコン酸化膜である。

5 本発明の半導体装置の製造方法において、前記第1の導電体層または前 記第2の導電体層がポリシリコンにより形成される。

本発明の半導体装置は、絶縁体膜の上に半導体層が形成される半導体装置であって、前記絶縁体膜は、ゲート電極を形成するための導電体層と接触しておらず、前記絶縁体膜の上に設けられた素子分離絶縁膜の全ては、絶縁体と接触している。

10

25

本発明の半導体装置は、絶縁体膜の上に半導体層が形成される半導体装置であって、前記絶縁体膜は、ゲート電極を形成するための導電体層と接触しておらず、素子分離絶縁膜は、前記ゲート電極を形成するための導電体層と接触していない。

15 本発明の半導体装置は、絶縁体膜の上に半導体層が形成される半導体装置であって、前記絶縁体膜は、ゲート絶縁膜を形成するための絶縁膜と接触しておらず、前記絶縁体膜の上に設けられた素子分離絶縁膜の全ては、 絶縁体と接触している。

本発明の半導体装置は、絶縁体膜の上に半導体層が形成される半導体装 20 置であって、前記絶縁体膜は、ゲート絶縁膜を形成するための絶縁膜と接 触しておらず、素子分離絶縁膜は、前記ゲート電極を形成するための導電 体層と接触していない。

本発明の半導体装置は、絶縁体膜の上に半導体層が形成される半導体装置であって、前記半導体層は、ゲート絶縁膜を形成するための絶縁膜と接触しておらず、前記絶縁体膜の上に設けられた素子分離絶縁膜の全ては、絶縁体と接触している。

本発明の半導体装置は、絶縁体膜の上に半導体層が形成される半導体装置であって、前記半導体層は、ゲート絶縁膜を形成するための絶縁膜と接触しておらず、素子分離絶縁膜は、前記ゲート電極を形成するための導電

体層と接触していない。

5

15

20

本発明の半導体装置において、前記半導体層の底面と、前記半導体層の うち素子分離絶縁膜と接触する側面とのなす角度が鈍角に形成されている。

本発明の半導体装置において、前記素子分離絶縁膜の上面の高さと、ゲート電極の上面の高さは、実質的に同じである。

本発明の半導体装置において、前記ゲート電極は、第1の導電性材料層と、前記第1の導電性材料層の上部に設けられた第2の導電性材料層とから形成されている。

本発明の半導体装置において、前記ゲート電極の上面の高さと、前記素 10 子分離絶縁膜の上面の高さが実質的に等しい。

本発明の半導体装置において、前記半導体装置は、SOI(Silic on On Insulator)素子であり、前記絶縁体膜は、埋め込 み絶縁膜であり、前記半導体層は、シリコン膜である。

本発明の半導体装置は、絶縁体膜上に島状にパターニングされて設けられた、チャネル領域およびソースドレイン領域を有する半導体層と、チャネル領域である前記半導体層の上部にゲート絶縁膜を介して設けられたゲート電極と、前記絶縁体膜上に前記半導体層を囲繞して形成された、その上面が前記半導体層の上面から上方に突出した素子分離絶縁膜と、を有する半導体装置において、前記素子分離絶縁膜の側面に接する前記ゲート電極の側面が逆テーパー形状に形成されている。

本発明の半導体装置において、前記半導体層の側面が逆テーパー形状に形成されている。

本発明の半導体装置において、前記ゲート電極の上面に接し前記素子分離絶縁膜の上面に延在するゲート電極引き出し配線が形成されている。

25 本発明の半導体装置において、前記ゲート電極が、第1の導電性材料層 とその上部に設けられた第2の導電性材料層から形成されている。

本発明の半導体装置において、前記素子分離絶縁膜の上面の高さと、前記が一ト電極の上面の高さが略等しい。

本発明の半導体装置において、前記絶縁体膜と前記半導体層とが、SO

I基板の埋め込み絶縁膜とその上に形成されたシリコン膜である。

5

15

図面の簡単な説明

図1Aは、本発明の第1の従来例の製造方法を示す工程順断面図である。

図1Bは、本発明の第1の従来例の製造方法を示す他の工程順断面図である。

図1 C は、本発明の第1の従来例の製造方法を示す更に他の工程順断面 図である。

図1Dは、本発明の第1の従来例の製造方法を示す更に他の工程順断面 10 図である。

図2Aは、本発明の第1の従来例の製造方法を示す更に他の工程順断面 図である。

図2Bは、本発明の第1の従来例の製造方法を示す更に他の工程順断面 図である。

図2Cは、本発明の第1の従来例の製造方法を示す平面図である。

図3Aは、本発明の第2の従来例の製造方法を示す工程順断面図である。

図3Bは、本発明の第2の従来例の製造方法を示す他の工程順断面図である。

図3Cは、本発明の第2の従来例の製造方法を示す更に他の工程順断面 20 図である。

図3Dは、本発明の第2の従来例の製造方法を示す更に他の工程順断面 図である。

図4は、従来例の問題点を説明するための断面図である。

図5Aは、第1の従来例の問題点を説明するための工程順断面図である。

25 図 5 B は、第 1 の従来例の問題点を説明するための他の工程順断面図である。

図6Aは、第2の従来例の問題点を説明するための工程順断面図である。

図6Bは、第2の従来例の問題点を説明するための他の工程順断面図である。

図7Aは、本発明の第1の実施の形態の製造方法を示す工程順断面図である。

図7Bは、本発明の第1の実施の形態の製造方法を示す他の工程順断面 図である。

図7 C は、本発明の第1の実施の形態の製造方法を示す更に他の工程順 断面図である。

5

図7Dは、本発明の第1の実施の形態の製造店法を示す更に他の工程順 断面図である。

図8Aは、本発明の第1の実施の形態の製造方法を示す更に他の工程順 10 断面図である。

図8Bは、本発明の第1の実施の形態の製造方法を示す更に他の工程順 断面図である。

図8Cは、本発明の第1の実施の形態の製造方法を示す更に他の工程順 断面図である。

15 図 8 D は、本発明の第 1 の実施の形態の製造方法を示す更に他の工程順 断面図である。

図9は、エッチングの順テーパーと逆テーパーの生成条件を示す図である。

図10Aは、順テーパーと逆テーパーの生成原理の一部を示す断面図で 20 ある。

図10Bは、順テーパーと逆テーパーの生成原理の他の一部を示す断面 図である。

図11は、RIEにおけるシリコン酸化膜とシリコン窒化膜のエッチング速度の比較図である。

25 図12Aは、本発明の第2の実施の形態の製造方法を示す工程順断面図 である。

図12Bは、本発明の第2の実施の形態の製造方法を示す他の工程順断面図である。

図12Cは、本発明の第2の実施の形態の製造方法を示す更に他の工程

順断面図である。

図12Dは、本発明の第2の実施の形態の製造方法を示す更に他の工程 順断面図である。

図12Eは、本発明の第2の実施の形態の製造方法を示す更に他の工程 順断面図である。

図13Aは、本発明の第2の実施の形態の製造方法を示す更に他の工程 順断面図である。

図13Bは、本発明の第2の実施の形態の製造方法を示す更に他の工程 順断面図である。

10 図13Cは、本発明の第2の実施の形態の製造方法を示す更に他の工程 順断面図である。

図13Dは、本発明の第2の実施の形態の製造方法を示す更に他の工程 順断面図である。

図14は、多結晶シリコンとシリコン酸化膜との研磨速度を比較した図 15 である。

図15Aは、本発明の第3の実施の形態の製造方法を示す工程順断面図である。

図15Bは、本発明の第3の実施の形態の製造方法を示す他の工程順断 面図である。

20 図15Cは、本発明の第3の実施の形態の製造方法を示す更に他の工程 順断面図である。

図15Dは、本発明の第3の実施の形態の製造方法を示す更に他の工程 順断面図である。

図16Aは、本発明の第3の実施の形態の製造方法を示す更に他の工程 25 順断面図である。

図16Bは、本発明の第3の実施の形態の製造方法を示す更に他の工程 順断面図である。

図16Cは、本発明の第3の実施の形態の製造方法を示す更に他の工程 順断面図である。 PCT/JP02/09043 WO 03/023865

図16Dは、本発明の第3の実施の形態の製造方法を示す更に他の工程 順断面図である。

図17Aは、本発明の第4の実施の形態の製造方法を示す工程順断面図である。

5 図17Bは、本発明の第4の実施の形態の製造方法を示す他の工程順断 面図である。

図17Cは、本発明の第4の実施の形態の製造方法を示す更に他の工程 順断面図である。

図17Dは、本発明の第4の実施の形態の製造方法を示す更に他の工程 10 順断面図である。

図17Eは、本発明の第4の実施の形態の製造方法を示す更に他の工程 順断面図である。

図18Aは、本発明の第4の実施の形態の製造方法を示す更に他の工程 順断面図である。

15 図18Bは、本発明の第4の実施の形態の製造方法を示す更に他の工程 順断面図である。

図18Cは、本発明の第4の実施の形態の製造方法を示す更に他の工程 順断面図である。

図18Dは、本発明の第4の実施の形態の製造方法を示す更に他の工程 20 順断面

図19Aは、本発明の比較例の製造方法を示す工程順断面図である。

図19Bは、本発明の比較例の製造方法を示す他の工程順断面図である。

図19Cは、本発明の比較例の製造方法を示す更に他の工程順断面図である。

25 図20Aは、本発明の比較例の製造方法を示す更に他の工程順断面図で ある。

図20Bは、本発明の比較例の製造方法を示す更に他の工程順断面図である。

図20Cは、本発明の比較例の製造方法を示す更に他の工程順断面図で

ある。

5

10

15

20

発明を実施するための最良の形態

以下、図面を参照して、本発明の実施の形態について説明する。

(第1の実施の形態)

図7A~図8Cは、本発明の第1の実施の形態の製造方法を示す工程順 断面図である。

まず、図7Aに示される、シリコン基板11、埋め込み酸化膜12およびシリコン膜13からなるSOI基板を用意する。ここで、シリコン膜13の膜厚は10nmと超薄膜である。このシリコン膜13上にゲート絶縁膜14、第1の多結晶シリコン膜15およびストッパー窒化膜16を順次堆積する[図7B]。

次に、エッチング端面がストッパー窒化膜16では垂直に、第1の多結晶シリコン膜15、ゲート絶縁膜14およびシリコン膜13では逆テーパー形状(シリコン膜13の底面とその側面とのなす角度 θ が鈍角)になるように、ストッパー窒化膜16、第1の多結晶シリコン膜15、ゲート絶縁膜14およびシリコン膜13をエッチングして素子分離溝を形成する。次に、STI埋め込み絶縁膜17を堆積し、CMP法によりSTI埋め込み絶縁膜17の平坦化を行う〔図7C〕。このとき、第1の多結晶シリコン膜15の上部にはストッパー窒化膜16が設けられており、これがCMP工程においてストッパーとして作用するため、ゲート電極を形成するための第1の多結晶シリコン膜15がCMP工程においては損傷されることはない。

ここで、エッチング工程において、エッチング端面を逆テーパー形状または順テーパーの形状に形成する方法について説明する。図9に、HBr $-Cl_2-O_2-SF_6$ 系混合ガス雰囲気下におけるエッチングの、 SF_6 ガスの流量比とテーパー角(θ)との関係を示す。図9に示されるように、この混合ガスを用いた場合、 SF_6 ガスの流量比を増加させると順テーパー形状が、 SF_6 ガスの流量比を減少させたときには逆テーパー形状が得られ

る。

10

15

20

25

この理由については、次のように考えられる。図10は、図9と同じく、 $HBr-Cl_2-O_2-SF_6$ 系混合ガス雰囲気下においてシリコンのエッチングを行なった場合に形成されるシリコンのテーパーの形状を示す模式断面図である。図10Aは、この混合ガス雰囲気下において、 SF_6 ガスの流量比が小さいとき、図10Bは SF_6 ガスの流量比が大きいときに、形成されるテーパーの形状を示している。

SF₆ガスの流量比が小さい場合〔図10A〕には、エッチングの初期においては、エッチング生成物が堆積してパターン端部に側面保護膜が形成される。この側面保護膜がエッチングからシリコンを保護する作用をもつために、マスク材とシリコンの境界部付近ではサイドエッチングが生じにくい。しかし、下部領域においては側面保護膜は形成されにくくなる。したがって、側面保護膜によるエッチングに対する保護作用は下部領域部分では小さくなり、主としてシリコンの下部領域部分においてサイドエッチングが生じる。その結果、最終的な形状としては、逆テーパー形状が得られる〔図10A〕。

一方、図10Bに示すように、 SF_6 ガスの流量比が大きいときには、エッチング時に側面保護膜が形成されにくい。したがって、側面保護膜によるエッチングに対する保護作用がないため、エッチング初期からサイドエッチングが顕著になり、マスク材の下側領域部分が集中的にエッチングされる。したがって、最終形状としては、マスク材の下側領域でシリコンの上部領域部分がサイドエッチングの影響を強く受けた、順テーパー形状が得られる。

なお、素子分離溝を順テーパー形状に形成した場合との比較については、 「比較例」において後述する。

ところで、本実施の形態においては、素子分離溝を形成するためのエッチングにおいて、ゲート電極材料である第1の多結晶シリコン膜15と、シリコン膜13の両者に対して、ともに逆テーパー形状を持つように形成した。しかし、第1の多結晶シリコン15のみを逆テーパー形状としても

10

15

20

25

ゲート電極部を形成する時に残留多結晶シリコンを防止することができる。 ゲート電極部の形成時にはシリコン膜13はエッチングされないからであ る。

また、ここでは、ストッパー窒化膜16は垂直にエッチングされているが、逆テーパー形状に形成されていても全く問題はない。

次に、図7Dに示すように、ストッパー窒化膜16とSTI埋め込み絶縁膜17の一部を除去し、第1の多結晶シリコン膜15を露出させる。この時、第1の多結晶シリコン膜15とSTI埋め込み絶縁膜17の表面の高さを等しくするために、ストッパー窒化膜16とSTI埋め込み絶縁膜17を等速エッチング条件のRIEによりエッチングする。これにより、図7Dに示されるように、ストッパー窒化膜16を除去すると、第1の多結晶シリコン膜15とSTI埋め込み絶縁膜17の高さは等しくなる。

以下に、等速エッチング法の条件設定方法について説明する。図11に SiO_2 (STI 埋め込み絶縁膜17)および Si_3N_4 (ストッパー窒化膜16)のエッチング速度と O_2 ガスの流量比との関係を示す。なお、この データは CHF_3-O_2-Ar 系の混合ガスを用いたエッチングにより得られたものである。この図から、 O_2 ガスの流量比が増加するに伴い SiO_2 のエッチング速度は低下し、一方、 Si_3N_4 のエッチング速度は上昇して、ある箇所で両者のエッチング速度が等しくなることが分かる。

なお、図7Dに示す状態を得るためのエッチング操作は、等速条件で行なうことが望ましいが、完全に等速条件にてエッチングができなくとも、 両者のエッチング速度比が20%以内であれば、実用上は特に問題はない。

ところで、図7Cから図7Dに進む工程において、ストッパー窒化膜16を熱リン酸によって除去するならば、ストッパー窒化膜16の厚さ分だけ、STI埋め込み絶縁膜17が上に突起した段差が生じる。このような段差は、続いて行われるゲート電極形成工程において、ゲート電極の形状を悪化させる。しかし、本実施の形態において等速エッチング法により、第1の多結晶シリコン膜15とSTI埋め込み絶縁膜17との間に段差が生じることを防止しているため、高精度のパターニングが可能である。

ここで、段差をなくす方法として、等速エッチング法以外にも、次の手段が有効である。図7 Cにおいて、ストッパー窒化膜16とST I 埋め込み絶縁膜17の上端部をCMP法により平坦化する。続いて、ST I 埋め込み絶縁膜17を、ストッパー窒化膜16と比べて速度の速いR I E条件において、ストッパー窒化膜16の下部の高さまでエッチングする〔図8D〕。次に、ストッパー窒化膜16を熱リン酸により選択的に除去する。

5

10

15

20

25

次に、素子領域の外側までゲート電極を引き出すゲート引き出し配線を 形成するための第2の多結晶シリコン膜18を堆積する〔図8A〕。続いて、 リソグラフィと高密度プラズマエッチング技術により第2、第1の多結晶 シリコン膜をパターニングして、第2の多結晶シリコン膜18と第1の多 結晶シリコン膜15からなるゲート引き出し配線とゲート電極の積層構造 を形成する〔図8B〕。

次に、化学蒸着(Chemical Vapor Deposition;以下、CVD)法により厚さが80nmの酸化物を全面に成膜した後に、異方性ドライエッチングを行なうことにより、ゲート電極の側壁等に側壁絶縁膜20を形成する。次に、イオン注入と熱処理によりソースドレイン領域21を形成する。続いて、スパッタ法により全面にコバルト膜を堆積した後に熱処理を行ない、シリサイド膜22を形成しシリサイド化されなかったコバルト膜を除去する。次に、層間絶縁膜23を厚く成膜した後に、コンタクトホールを開孔しスパッタ法によりアルミニウム等の金属膜を堆積しこれをパターニングしてメタル配線24を形成する〔図8C〕。

ここで、第2の多結晶シリコン膜18が平坦な構造に対して、ゲート電極を形成するためのパターニングを行っているため〔図8A〕、また、素子分離溝が逆テーパー形状になっているため、STI埋め込み絶縁膜17の側壁に多結晶シリコン膜を残留させることがない。さらに、ゲート電極とソースドレイン領域21間において電気的な短絡が生じない。また、STI埋め込み絶縁膜17がシリコン膜13よりも突き出した構造になるために、シリコン膜の側面をゲート電極が覆うことがなく従来法によるSTI分離を用いたときに問題となる逆狭チャネル効果を抑制することができる。

PCT/JP02/09043 WO 03/023865

さらに、STI埋め込み絶縁膜17を埋め込んだ後に、パッド酸化膜(図1Cの54)の除去を目的としたHF処理を行う必要がない。したがつて、第1の従来例の場合のように、STI埋め込み絶縁膜57が減少したりまたは喪失したりすることがない。したがつて、超薄膜SOI基板を用いた場合に問題となるシリコン膜端部下の埋め込み酸化膜12のオーバーエッチングは発生しない。その結果、残留多結晶シリコン(図2A、Bの符号62)が発生せず、ゲート電極間、およびゲート電極とソースドレイン領域間における電気的な短絡を生じさせない。

(第2の実施の形態)

5

25

- 10 図12A~図13Dは、本発明の第2の実施の形態の製造方法を示す工程順断面図である。まず、図12Aに示すシリコン基板11、埋め込み酸化膜12および10nm厚のシリコン膜13からなるSOI基板上に、ゲート絶縁膜14、第1の多結晶シリコン膜15およびストッパー窒化膜16を順次堆積する〔図12B〕。
- 次に、ストッパー窒化膜16、第1の多結晶シリコン膜15、ゲート絶縁膜14およびシリコン膜13を選択的にエッチングして素子分離溝を形成する。このとき、ストッパー窒化膜16、第1の多結晶シリコン膜15 およびシリコン膜13の側面が逆テーパー形状を持つように加工する。次いで、STI埋め込み絶縁膜17を堆積し、CMP法によりSTI埋め込み絶縁膜17の平坦化を行なう〔図12C〕。

次に、熱リン酸を用いてストッパー窒化膜 16 を除去し、第 1 の多結晶シリコン膜 15 の表面を露出させる [図12D]。続いて、第 2 の多結晶シリコン膜 18 を堆積し [図12E]、さらに、CMP法により第 2 の多結晶シリコン膜 18 の平坦化を行う [図13A]。このCMP工程においては、STI埋め込み絶縁膜 17 をストッパー膜として用いることができる。

ここで、図14を参照すると、CMP工程における、多結晶シリコンおよびシリコン酸化物(STI埋め込み絶縁膜)の研磨量の経時変化が示される。この図14から、多結晶シリコンの研磨速度(1minあたりの研磨量)は、シリコン酸化物の研磨速度の約1.5倍であることが分かり、

多結晶シリコン膜をCMP法により研磨する際に、STI埋め込み絶縁膜をストッパーとして利用できることが分かる。

次に、ゲート引き出し配線を形成するための第3の多結晶シリコン膜25を堆積し〔図13B〕、リソグラフィと高密度プラズマエッチング技術により積層多結晶シリコン膜のパターニングを行い、第3の多結晶シリコン膜25からなるゲート引き出し配線と、第1の多結晶シリコン膜15および第1の多結晶シリコン膜18の積層構造からなるゲート電極を形成する〔図13℃〕。その後、第1の実施の形態に記載した方法と同様の方法により、側壁絶縁膜20、ソースドレイン領域21、シリサイド膜22の形成を行い、層間絶縁膜23を堆積し、メタル配線24を形成することによりMISFETが完成する〔図13D〕。

本実施の形態においては、等速エッチング法等を用いておらず、段差が生じたまま次の工程に移っている [図12D]。しかしながら、第2の多結晶シリコン膜18を堆積後 [図12E]、次のCMPステップの際にSTI埋め込み絶縁膜17をストッパーとして作用させることにより、第2の多結晶シリコン膜18とSTI埋め込み絶縁膜17との段差を解消させている [図13A]。さらに、平坦な構造上に第3の多結晶シリコン膜25を形成した後に [図13B]、ゲート電極を形成するためのパターニングを行なっているため、残留多結晶シリコンの発生は抑えられる。したがって、第1の実施の形態と同様の効果が得られる。すなわち、ゲート電極とソースドレイン領域間、ゲート電極間同士の電気的な短絡が生じない。また、従来法によりSTI分離を用いたときに問題となる逆狭チャネル効果が抑制される。また、HF処理を行っていないため、STI埋め込み絶縁膜17が膜減りしたり消失したりすることがない。

(第3の実施の形態)

5

10

15

20

25

図15A~図16Cは、本発明の第3の実施の形態の製造方法を示す工程順断面図である。本実施の形態は、第1の多結晶シリコン膜15およびシリコン膜13に逆テーパー形状を持たせない方法である。

図15Aに示す、シリコン基板11、埋め込み酸化膜12およびシリコ

10

ン膜13を有するSOI基板上に、ゲート絶縁膜14、第1の多結晶シリコン膜15およびストッパー窒化膜16を順次堆積する〔図15B〕。次に、ストッパー窒化膜16、第1の多結晶シリコン膜15、ゲート絶縁膜14 およびシリコン膜13を選択的にエッチングして素子分離溝を形成するが、このとき素子分離溝側面が垂直に形成されるようにする。続いて、STI 埋め込み絶縁膜17を堆積し、CMP法により平坦化する〔図15C〕。

次に、等速エッチング法を用いることにより、ストッパー窒化膜16を除去したときに、第1の多結晶シリコン膜15の上面と、STI埋め込み絶縁膜17の上面が、ほぼ同じ高さになるように加工する〔図15D〕。また、この方法に代え、まず、STI埋め込み絶縁膜17をストッパー窒化膜16の下面とほぼ同じ高さまで一旦エッチングし〔図16D〕、その後に、熱リン酸によりストッパー窒化膜16を除去する。以下、第1の実施の形態と同様の方法により工程を進めて〔図16Aおよび16B〕、MISFETが完成する〔図16C〕。

15 この方法においては、第1の多結晶シリコン膜15に対するテーパー角 θが直角の形状を持つ分だけ、第1の実施の形態と比べてゲート電極形成 時における多結晶シリコンの残存性がやや劣るように思われる。しかしな がら、この方法においては、等速エッチング法により第1の多結晶シリコ ン膜15とSTI埋め込み絶縁膜17を平坦化することにより、または、 STI埋め込み絶縁膜17をストッパー窒化膜16の下端までエッチング して除去した〔図16D〕後にストッパー窒化膜16を除去して平坦化す ることにより、残留多結晶シリコンの発生を抑えている。

(第4の実施の形態)

図17A~図18Dは、本発明の第4の実施の形態の製造方法を示す工程順断面図である。図17Aに示す、シリコン基板11、埋め込み酸化膜12およびシリコン膜13を有するSOI基板上に、ゲート絶縁膜14、第1の多結晶シリコン膜15およびストッパー窒化膜16を順次堆積する [図17B]。次に、ストッパー窒化膜16、第1の多結晶シリコン膜15、ゲート絶縁膜14およびシリコン膜13を選択的にエッチングして側面が

20

25

垂直な素子分離溝を形成し、STI埋め込み絶縁膜17を堆積し、CMP 法により平坦化する〔図17C〕。

次に、熱リン酸を用いてストッパー窒化膜16を除去し、第1の多結晶シリコン膜15の表面を露出させる〔図17D〕。

次に、第2の多結晶シリコン膜18を堆積し〔図17E〕、CMP法により第2の多結晶シリコン膜18の平坦化を行う〔図18A〕。このCMP工程においては、STI埋め込み絶縁膜17をストッパー膜として用いることができる。

15 その後、第1の実施の形態に記載した方法と同様の方法により、側壁絶 緑膜20、ソースドレイン領域21、シリサイド膜22の形成を行い、層 間絶縁膜23を堆積し、コンタクトホールを開孔した後、メタル配線24 を形成することによりMISFETが完成する〔図18D〕。

この方法においては、第2の多結晶シリコン膜18を堆積した後にST I埋め込み絶縁膜17をストッパーとしてCMPを行なって平坦化しているため、実施の形態2に示したと同様の効果が得られる。

次に、具体的な実施例について説明する。

本発明の第1の実施の形態に基づく実施例を、図7および図8を参照して説明する。最初に、シリコン基板11、膜の厚さが 50nmから100nmの埋め込み酸化膜12および10nm厚のシリコン膜13からなるSOI基板を用意する [図7A]。そして、厚さ1.5nmのゲート絶縁膜14を形成した後、厚さ50nmの第1の多結晶シリコン膜15と厚さ50nmのストッパー窒化膜16を順次堆積する [図7B]。

次に、フォトリソグラフィによりレジスト膜を形成した後、これをマス

10

25

クとしてストッパー窒化膜16をエッチング側面が垂直になるようにエッチングし、続いて第1の多結晶シリコン膜15、ゲート絶縁膜14およびシリコン膜13を順次逆テーパー形状になるようにエッチングして素子分離溝を形成する。

次に、厚さ300nmの高密度プラズマ酸化膜からなるSTI埋め込み 絶縁膜17を堆積し、CMP法によりSTI埋め込み絶縁膜17の平坦化 を行う [図7C]。ここで、高純度のコロイダルシリカスラリーを用いたC MP法では、高密度プラズマ酸化膜は窒化膜の研磨速度と比べて5倍以上 の値が得られる。したがって、STI埋め込み絶縁膜17のCMP研磨に おいて、ストッパー窒化膜16は、膜厚が50nmであってもストッパー 膜として充分に機能する。

次に、ストッパー窒化膜16とSTI埋め込み絶縁膜17を等速エッチング条件のRIEによりエッチングして、第1の多結晶シリコン膜15を 露出させる。

 次に、ゲート引き出し配線を形成するために、厚さ100nmの第2の 多結晶シリコン膜18を堆積し〔図8A〕、続いて、リソグラフィとおよび 高密度プラズマエッチングを用いて積層多結晶シリコン膜のパターニング を行い、第2の多結晶シリコン膜18からなるゲート引き出し配線と第1 の多結晶シリコン膜15からなるゲート電極の積層構造を形成する〔図8 B〕。

次に、CVD法により全面に厚さ80nmのシリコン酸化膜を堆積し、異方性エッチングを行なって側壁絶縁膜20を形成した後に、イオン注入と熱処理によりソースドレイン領域21を形成する。このときのソースドレイン領域の形成条件としては、nMISFET領域におけるソースドレイン層を、例えば、As+をエネルギー:8keV、ドーズ量: 4×10^1 5 i ons/cm $^{-2}$ 0条件でイオン注入をして形成し、また、pMISFET領域におけるソースドレイン層を、例えば、B+をエネルギー:2 keV、ドーズ量: 5×10^{15} i ons/cm $^{-2}$ 0条件で行う。さらに、活性化処理(熱処理)を1010 $^{\circ}$ において10 $^{\circ}$ 間行う。

その後、厚さが5nmであるCoSi $_2$ のシリサイド膜22を形成し、続いて、厚さが500nmの層間絶縁膜23を形成し、コンタクトホール開孔の後メタル配線24を形成してMISFETが完成する [図8C]。

(実施例2)

5

10

15

20

25

次に、本発明の第2の実施の形態にに基づく実施例を、図12および図13の工程順断面図を参照して説明する。

まず、図12Aに示す、シリコン基板11、厚さ 50nmから100nmの埋め込み酸化膜12、厚さが10nmのシリコン膜13からなるSOI基板を用意する。次に、厚さ1.5nmのゲート絶縁膜14を形成し、厚さ50nmの第1の多結晶シリコン膜15および厚さ50nmのストッパー窒化膜16を順次堆積する〔図12B〕。

続いて、フォトリソグラフィによりレジスト膜を形成し、これをマスクとしてストッパー窒化膜16、第1の多結晶シリコン膜15、ゲート絶縁膜14およびシリコン膜13を順次逆テーパーを持たせるようにエッチングして素子分離溝を形成する。次に、厚さ300nmの高密度プラズマ酸化膜からなるSTI埋め込み絶縁膜17を堆積し、CMP法により平坦化を行う〔図12C〕。

次に、熱リン酸を用いてストッパー窒化膜 16 除去し、第1 の多結晶シリコン膜 15 を露出させ [図 12 D]、続いて、厚さ 100 nmの第2 の多結晶シリコン膜 18 を堆積する [図 12 E]。その後に、CMP法により第2 の多結晶シリコン膜 18 の平坦化を行う [図 13 A]。ここで、ST I 埋め込み絶縁膜 17 は第2 の多結晶シリコン膜 18 を平坦化する際のストッパーとして作用する。

次に、図13Bに示されるように、ゲート引き出し配線を形成するための厚さ100mmの第3の多結晶シリコン膜25を堆積する。続いて、リソグラフィと高密度プラズマエッチング技術により、積層多結晶シリコン膜のパターニングを行い、第3の多結晶シリコン膜25からなるゲート引き出し配線と、第2の多結晶シリコン膜18および第1の多結晶シリコン膜15の積層構造からなるゲート電極とを形成する〔図13℃〕。

次に、CVD法により全面に厚さ80nmのシリコン酸化膜を堆積し、 異方性エッチングを行なって側壁絶縁膜20を形成した後に、イオン注入 と熱処理によりソースドレイン領域21を形成する。このときのソースド レイン領域の形成条件としては、nMISFET領域におけるソースドレ イン層を、例えば、As⁺をエネルギー:8keV、ドーズ量:4×10¹ 5 ions/cm⁻²の条件でイオン注入をして形成し、また、pMISF ET領域におけるソースドレイン層を、例えば、B⁺をエネルギー:2ke V、ドーズ量:5×10¹⁵ ions/cm⁻²の条件で行う。さらに、活性 化処理(熱処理)を1010℃において10秒間行う。

その後、厚さが5nmであるCoSi $_2$ のシリサイド膜22を形成し、続いて、厚さが500nmの層間絶縁膜23を形成し、コンタクトホール開孔の後メタル配線24を形成してMISFETが完成する〔図13D〕。

[比較例]

10

15

20

25

ここで、第1の実施の形態に対し、多結晶シリコン膜15、ゲート絶縁膜14およびシリコン膜13のエッチングの形状が、順テーパー形状になるように加工したときの例を、比較例として図19A~図20Cを参照して説明する。

第1の実施の形態と同様に、シリコン基板 11、埋め込み酸化膜 12 およびシリコン膜 13 を有する SOI 基板を用意し〔図 19A〕、その上にゲート絶縁膜 14、第1の多結晶シリコン膜 15 およびストッパー窒化膜 16 を順次堆積する〔図 19B〕。

次に、ストッパー窒化膜 16 を端面が垂直になるようにパターニングした後、多結晶シリコン膜 15、ゲート絶縁膜 14 およびシリコン膜 13 を順テーパ形状(θ が鋭角)となるようにパターニングして素子分離溝を形成する。続いてSTI 埋め込み絶縁膜 17 を堆積し、CMPにより平坦化する [図 19 C]。次に、例えば、等速エッチング法により第 1 の多結晶シリコン膜 15 とSTI 埋め込み窒化膜 17 とを平坦化した後に [図 20 A]、第 20 の多結晶シリコン膜 18 を堆積する [図 20 B]。次に、プラズマエッチング等により積層多結晶シリコン膜をパターニングする工程において、

15

20

25

STI埋め込み絶縁膜17に上部を覆われた第1の多結晶シリコン膜15の端面下部は、STI埋め込み絶縁膜17の遮蔽効果によりエッチングされずに残留多結晶シリコン19を発生させてしまう〔図20℃〕。この結果、この残留多結晶シリコン19はゲート電極と接続しているために、並列するゲート電極間のリーク電流の発生、ゲート電極における寄生容量の増大等を招いてしまう。

この比較例のように、素子分離溝が順テーパー形状になるように加工すれば、残留多結晶シリコン19が発生するので好ましくない。また、短チャネルのSOI-MOSFETにおいては、素子領域端下部コーナーにおいて、ドレイン電界が集中することにより、リーク電流が発生することがある。しかしながら、シリコン膜13についても逆テーパーの形状を持つように加工して、素子領域端下部コーナーに鈍角を形成すると、電界が集中し難くなる。すなわち、素子分離溝が逆テーパー形状であると、リーク電流の発生を抑制できるという点で好ましい。

本発明の半導体装置においては、素子分離溝に接するゲート電極用多結晶シリコン膜が逆テーパー形状になるように形成されているので、ゲート電極形成時に残存多結晶シリコンの発生を未然に防止することができ、ゲート電極間のリーク電流の発生、ゲート電極における寄生容量の増大を抑制することができる。また、シリコン膜の側面を覆いシリコン膜から突出するように素子分離絶縁膜が形成されているので、リーク電流の増大を抑えることができると共に逆狭チャネル効果の発現を抑えることができる。さらに、シリコン膜をも逆テーパー状に形成することにより、電界の集中を緩和してリーク電流をより少なくすることができる。

また、本発明による製造方法においては、いずれの工程においてもHFによる処理を行っていないので、埋め込み酸化膜のオーバーエッチングによる残存多結晶シリコンをなくすことが可能となり、ゲート電極とソースドレイン領域との電気的な短絡、ゲート電極間のリーク電流の発生、ゲート電極における寄生容量の増大等を未然に防止することができる。また、ゲート電極を形成するためのフォトリソグラフィ工程を平坦な表面上で行

っているので、残留多結晶シリコンの発生を防止することができると共に 精度の高いパターニングが可能になる。

産業上の利用の可能性

SOI基板上に形成されたMISFETは、従来のバルク基板上に形成されたMISFETに比べて、ソースドレイン領域の接合容量が小さいこと、基板バイアス効果が小さいこと、サブスレッショルド特性が優れていることなどより、サブ100nm世代のULSI素子として期待される。

請求の範囲

1.

5

1.0

- (a) 絶縁体膜上の半導体層の上に、ゲート絶縁膜、第1の導電体層および第1の絶縁膜を順次形成するステップと、
 - (b) 前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前 記第1の絶縁膜を選択的に除去して素子分離溝を形成するステップと、
 - (c) 前記素子分離溝に第2の絶縁膜を形成するステップと、前記第2 の絶縁膜の上面の高さは、前記第1の絶縁膜の上面の高さと実質的に一致 しており、
 - (d) 前記第2の絶縁膜の一部及び前記第1の絶縁膜を除去して、露出した前記第1の導電体層の上面の高さと前記第2の絶縁膜の上面の高さとを実質的に一致させるステップと、
- (e) 前記第1の導電体層をパターニングしてゲート電極を形成するス 15 テップと

を備えた半導体装置の製造方法。

- 請求の範囲1の半導体装置の製造方法において、
 前記(d)は、RIE(Reactive Ion Etching)
 により行われる
- 20 半導体装置の製造方法。
 - 3. 請求の範囲1の半導体装置の製造方法において、
 - 前記(d)は、前記第2の絶縁膜の一部の除去をRIEにより行い、前記第1の絶縁膜の除去をウェットエッチングにより行う

半導体装置の製造方法。

25 4. 請求の範囲1から3のいずれか1項の半導体装置の製造方法において、

更に、

(f) 前記(d)の後に、前記第1の導電体層の上に第2の導電体層を 形成するステップ

を備え、

前記(e)は、前記第1の導電体層及び前記第2の導電体層をパターニングしてゲート電極及び前記ゲート電極から引き出されるゲート引出し配線を形成する

5 半導体装置の製造方法。

5.

15

20

25

- (g) 絶縁体膜上の半導体層の上に、ゲート絶縁膜、第1の導電体層および第1の絶縁膜を順次形成するステップと、
- (h) 前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前 10 記第1の絶縁膜を選択的に除去して素子分離溝を形成するステップと、
 - (i) 前記素子分離溝に第2の絶縁膜を形成するステップと、前記第2 の絶縁膜の上面の高さは、前記第1の絶縁膜の上面の高さと実質的に一致 しており、
 - (j) 前記第1の絶縁膜を除去して前記第1の導電体層の表面を露出させるステップと、
 - (k) 前記第1の導電体層及び前記第2の絶縁膜の上に第2の導電体層を堆積するステップと、
 - (1) 前記第2の導電体層を平坦化するステップと、
 - (m) 前記第2の導電体層及び前記第1の導電体層をパターニングして ゲート電極を形成するステップと

を備えた半導体装置の製造方法。

6. 請求の範囲5の半導体装置の製造方法において、

前記(1)は、前記第2の絶縁膜をストッパー膜として用いたCMP(Chemical Mechanical Polishing)法により行う

半導体装置の製造方法。

- 7. 請求の範囲 5 又は 6 の半導体装置の製造方法において、 更に、
- (n) 前記(1)の後に、前記第2の導電体層の上に第3の導電体層を

PCT/JP02/09043 WO 03/023865

形成するステップ

を備え、

5

前記(m)は、前記第2の導電体層、前記第1の導電体層及び第3の導 電体層をパターニングしてゲート電極及び前記ゲート電極から引き出され るゲート引出し配線を形成する

半導体装置の製造方法。

請求の範囲1から7のいずれか1項の半導体装置の製造方法におい て、

前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのな す角度が鈍角になるように行われる 10

半導体装置の製造方法。

請求の範囲1から7のいずれか1項の半導体装置の製造方法におい 9. て、

前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのな す角度、及び前記半導体層の底面と側面とのなす角度のそれぞれが鈍角に 15 なるように行われる

半導体装置の製造方法。

- 請求の範囲1から7のいずれか1項の半導体装置の製造方法にお 10: いて、
- 前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのな 20 す角度、及び前記第1の絶縁膜の底面と側面とのなす角度のそれぞれが鈍 角になるように行われる

半導体装置の製造方法。

請求の範囲1から7のいずれか1項の半導体装置の製造方法にお 11. いて、 25

前記(b)又は前記(h)は、前記第1の導電体層の底面と側面とのな す角度が直角になるように行われる

半導体装置の製造方法。

請求の範囲1から11のいずれか1項の半導体装置の製造方法に

PCT/JP02/09043 WO 03/023865

おいて、

前記(b)又は前記(h)は、前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前記第1の絶縁膜にRIEを行うことを含む

半導体装置の製造方法。

5 13. 請求の範囲1から12のいずれか1項の半導体装置の製造方法に おいて、

前記(b)又は前記(h)は、 $HBr-Cl_2-O_2-SF_6$ 系ガスを用いたエッチングにより行われる

半導体装置の製造方法。

10 14. 請求の範囲13の半導体装置の製造方法において、

前記(b)又は前記(h)のエッチングは、 O_2 の流量が調整されることにより、前記半導体層、前記ゲート絶縁膜、前記第1の導電体層および前記第1の絶縁膜のそれぞれの側面の傾きを制御しながら行われる

半導体装置の製造方法。

15 15. 請求の範囲1から14のいずれか1項の半導体装置の製造方法に おいて、

前記(c)又は前記(i)は、前記第2の絶縁膜をCMP法により平坦 化させるステップを含む

半導体装置の製造方法。

20 16. 請求の範囲1から15のいずれか1項の半導体装置の製造方法に おいて、

前記第1の絶縁膜がシリコン窒化膜であり、前記第2の絶縁膜がシリコン酸化膜である

半導体装置の製造方法。

25 17. 請求の範囲1から16のいずれか1項の半導体装置の製造方法に おいて、

前記第1の導電体層または前記第2の導電体層がポリシリコンにより形成される

半導体装置の製造方法。

15

18. 絶縁体膜の上に半導体層が形成される半導体装置であって、

前記絶縁体膜は、ゲート電極を形成するための導電体層と接触しておらず、

前記絶縁体膜の上に設けられた素子分離絶縁膜の全ては、絶縁体と接触している

半導体装置。

- 19. 絶縁体膜の上に半導体層が形成される半導体装置であって、前記絶縁体膜は、ゲート電極を形成するための導電体層と接触しておらず、
- 10 素子分離絶縁膜は、前記ゲート電極を形成するための導電体層と接触し ていない

半導体装置。

20. 絶縁体膜の上に半導体層が形成される半導体装置であって、 前記絶縁体膜は、ゲート絶縁膜を形成するための絶縁膜と接触しておらず、

前記絶縁体膜の上に設けられた素子分離絶縁膜の全ては、絶縁体と接触している

半導体装置。

- 21. 絶縁体膜の上に半導体層が形成される半導体装置であって、
- 20 前記絶縁体膜は、ゲート絶縁膜を形成するための絶縁膜と接触しておらず、

素子分離絶縁膜は、前記ゲート電極を形成するための導電体層と接触していない

半導体装置。

25 22. 絶縁体膜の上に半導体層が形成される半導体装置であって、 前記半導体層は、ゲート絶縁膜を形成するための絶縁膜と接触しておらず、

前記絶縁体膜の上に設けられた素子分離絶縁膜の全ては、絶縁体と接触 している 半導体装置。

- 23. 絶縁体膜の上に半導体層が形成される半導体装置であって、 前記半導体層は、ゲート絶縁膜を形成するための絶縁膜と接触しておらず、
- 5 素子分離絶縁膜は、前記ゲート電極を形成するための導電体層と接触し ていない

半導体装置。

半導体装置。

- 24. 請求の範囲18から23のいずれか1項の半導体装置において、 前記半導体層の底面と、前記半導体層のうち素子分離絶縁膜と接触する 10 側面とのなす角度が鈍角に形成されている
 - 25. 請求の範囲18から24のいずれか1項の半導体装置において、 前記素子分離絶縁膜の上面の高さと、ゲート電極の上面の高さは、実質 的に同じである
- 15 半導体装置。
 - 26. 請求の範囲18から25のいずれか1項の半導体装置において、 前記ゲート電極は、第1の導電性材料層と、前記第1の導電性材料層の 上部に設けられた第2の導電性材料層とから形成されている 半導体装置。
- 20 27. 請求の範囲18から26のいずれか1項の半導体装置において、 前記ゲート電極の上面の高さと、前記素子分離絶縁膜の上面の高さが実 質的に等しい

半導体装置。

25

- 28. 請求の範囲18から27のいずれか1項の半導体装置において、 前記半導体装置は、SOI (Silicon On Insulator)素子であり、
 - 前記絶縁体膜は、埋め込み絶縁膜であり、 前記半導体層は、シリコン膜である 半導体装置。

Fig. 1A




Fig. 1B




Fig. 10








Fig. 1D



1/20







PCT/JP02/09043

Fig. 4

WO 03/023865




Fig. 5A




Fig. 5B




Fig. 6A









Fig. 6B















7/20












Fig. 10A








Fig. 10B

















Fig. 14











15/20

